R&D daily

全日本大会からこっち、ずっと山場だった懸案が、一応の一区切り。
まだまだ残項目は残っているものの、気分的にはピークは越したか。

まだ終わっちゃいないのだが、今年は去年の暮れからずっと山場の連続だったなあ。
ほとんど息つく暇もなかった。
来年はもう少し余裕があるといいのだが。

------

来年は、今年の1/1のソフトの完成度を上げて、もう一度リベンジを図りたい。
ハード的には、突然ゲートドライバが死んでしまうのを何とかしなければ。
走行性能が十分かどうかは分からないけれど、可能性は示したいものだ。

1/2は、新作で臨む。
すでに今年のプレ大会で、一定の基準はできたと思われる。

予想される進化分を織り込んで、デザインを進める。
ソフトウエアの作業を考えると、２～３月頃にはハードウエアの完成としたい。

まずは、1/2に搭載可能なセンサ素子と回路の目処をつけたいところ。
試作した回路は、受光側素子の応答時間に問題がありそうで、練り直しが必要のようだ。

使用するプロセッサも、基板面積から考えると、いくつも選択肢が無いような気がする。
shの7124の48ピンパッケージのやつか、stm32の小さいやつあたり。
shはRAMが少なめ（8kb）なので、STM32F103CBT6を使おうかと考えている。
これならRAMを20KBもっているので、32x32の対応も何とかなりそうだし。

いきなり1/2サイズのものを作ると、デバッグが大変なこともわかったので、まずはターゲットの回路を、もう少し大きく作って評価したほうがよさそうだ。